用555和74160計(jì)數(shù)器設(shè)計(jì)一個數(shù)字電子鐘計(jì)時系統(tǒng)

數(shù)字鐘電路是一個典型的數(shù)字電路系統(tǒng)，其由時，分，秒計(jì)數(shù)器以及校時和顯示電路組成.下面介紹利用集成十進(jìn)制遞增計(jì)數(shù)器74160和帶譯碼器的七段顯示數(shù)碼管組成的數(shù)字鐘電路.計(jì)數(shù)器74160和七段顯示數(shù)碼管的功能及使用方法在8.4節(jié)已有敘述.1. 利用兩片74160組成60進(jìn)制遞增計(jì)數(shù)器利用兩片74160組成的同步60進(jìn)制遞增計(jì)數(shù)器如圖9.4-1所示，其中個位計(jì)數(shù)器C1接成十進(jìn)制形式。十位計(jì)數(shù)器C2選擇QC與QB做反饋端，經(jīng)與非門輸出控制清零端CLR’，接成六進(jìn)制計(jì)數(shù)形式。個位與十位計(jì)數(shù)器之間采用同步級連方式，將個位計(jì)數(shù)器的進(jìn)位輸出控制端RCO接至十位計(jì)數(shù)器容許端ENT，完成個位對十位計(jì)數(shù)器的進(jìn)位控制。將個位計(jì)數(shù)器的RCO端和十位計(jì)數(shù)器的QC、QA端經(jīng)與們由CO端輸出，作進(jìn)位輸出控制信號。當(dāng)計(jì)數(shù)器狀態(tài)為59時，CO端輸出高電平，在同步級聯(lián)方式下，容許高位計(jì)數(shù)器計(jì)數(shù)。選擇信號源庫中的1HZ方波信號作為計(jì)數(shù)器的測試時鐘源。因?yàn)槊肱c分計(jì)數(shù)均由60進(jìn)制遞增計(jì)數(shù)器來完成，為在構(gòu)成數(shù)字鐘系統(tǒng)時使電路得到簡化，我們將圖9.4-1虛線框內(nèi)建立部分用子電路表示。具體操作過程如下:在EWB主界面內(nèi)建立圖9.4-1所示60進(jìn)制計(jì)數(shù)器，閉合仿真電源，經(jīng)過功能測試，確保計(jì)數(shù)器工作正常。選中虛線框內(nèi)所示部分電路Circuit菜單中的創(chuàng)建子電路Creat Subcircuit……項(xiàng)，主界面內(nèi)出現(xiàn)子電路設(shè)置對話框，在對話框內(nèi)添入電路名稱60C后，選擇在電路中置換Replace in Circuit項(xiàng)，得用子電路表示的60進(jìn)制遞增計(jì)數(shù)器如圖9.4-3所示。2、用兩片74160組成24/12進(jìn)制遞增計(jì)數(shù)器圖9.4-4所示電路是由兩片74160組成的能實(shí)現(xiàn)12和24進(jìn)制轉(zhuǎn)換的同步遞增計(jì)數(shù)器。圖中個位與十位計(jì)數(shù)器均接成十進(jìn)制計(jì)數(shù)形式，采用同步級連方式。選擇十位計(jì)數(shù)器的輸出端QB和個位計(jì)數(shù)器的輸出端QC通過與非門NAND2控制兩片計(jì)數(shù)器的清零端CLR’，利用狀態(tài)24反饋清零，可實(shí)現(xiàn)24進(jìn)制遞增計(jì)數(shù)。若選擇十位計(jì)數(shù)器的輸出端QA與個位計(jì)數(shù)器的輸出端QB經(jīng)過與非門NAND1輸出，控制兩片計(jì)數(shù)器的清零端CLR’，利用狀態(tài)12反饋清零，可實(shí)現(xiàn)12進(jìn)制遞增計(jì)數(shù)。敲擊Q鍵，使開關(guān)K選擇與非門NAND2輸出或NAND1輸出可實(shí)現(xiàn)24和12進(jìn)制遞增計(jì)數(shù)器的轉(zhuǎn)換。該計(jì)數(shù)器可利用作數(shù)字鐘的時計(jì)數(shù)器。為簡化數(shù)字鐘電路，我們將圖9.4-4所示的24/12進(jìn)制計(jì)數(shù)器虛線框內(nèi)電路轉(zhuǎn)換為子電路，轉(zhuǎn)換方法與上述60進(jìn)制計(jì)數(shù)器相同。用子電路表的24/12進(jìn)制同步計(jì)數(shù)器如圖9.4-5所示。3. 數(shù)字鐘系統(tǒng)的組成利用60進(jìn)制和24/12進(jìn)制遞增計(jì)數(shù)器子電路構(gòu)成的數(shù)字鐘系統(tǒng)如圖9.4-6所示。在數(shù)字鐘電路中，由兩個60進(jìn)制同步遞增計(jì)數(shù)器完成秒、分計(jì)數(shù)，由24/12進(jìn)制同步遞增計(jì)數(shù)器實(shí)現(xiàn)小時計(jì)數(shù)。秒、分、時計(jì)數(shù)器之間采用同步級連方式。開關(guān)K控制小時的24進(jìn)制和12進(jìn)制計(jì)數(shù)方式選擇。為簡化電路，直接選用信號源庫中的方波秒脈沖作數(shù)字鐘的秒脈沖信號，讀者可自行設(shè)計(jì)獨(dú)立的秒脈沖源，例如；可利用555多諧振蕩器產(chǎn)生的秒脈沖，或者采用石英晶體振蕩器經(jīng)分頻器產(chǎn)生秒脈沖。還可以在小時顯示的基礎(chǔ)上，增加上、下午或日期顯示以及整點(diǎn)報(bào)時等，這里不再贅述。敲擊S和F鍵，可控制開關(guān)S和F 將秒脈沖直接引入時、分計(jì)數(shù)器，實(shí)現(xiàn)校時。對于圖9.4-6所示數(shù)字鐘電路，若要進(jìn)一步 簡化電路還可以利用子電路嵌套功能將虛線框內(nèi)電路轉(zhuǎn)換為更高一級的子電路，我們將子電路命名為CLOCK，用高一級子電路表示的數(shù)字鐘電路如圖9.4-7所示。今后在設(shè)計(jì)用到數(shù)字鐘作單元電路的系統(tǒng)時可直接引用該電路，使系統(tǒng)得到簡化。圖1、數(shù)字電子鐘結(jié)構(gòu)圖2、秒鐘、分鐘計(jì)時電路的設(shè)計(jì)利用集成十進(jìn)制遞增計(jì)數(shù)器74160和帶主譯碼器的七段顯示數(shù)碼管組成的數(shù)字鐘電路。計(jì)數(shù)器74160的功能真值表如圖2所示。根據(jù)計(jì)數(shù)器74160的功能表真值表，利用兩片74160組成的同步六十進(jìn)制遞增計(jì)數(shù)器如圖3示，其中個位計(jì)數(shù)器CL接成十進(jìn)制形式。十位計(jì)數(shù)器C2選擇QC與QB做反饋端，經(jīng)與非門NEND輸出控制清零端CLR，接成六進(jìn)制計(jì)數(shù)形式。個位與十位計(jì)數(shù)器之間采用同步級連復(fù)位方式，將個位計(jì)數(shù)器的進(jìn)位輸出控制端RCO接至十位計(jì)數(shù)器的計(jì)數(shù)計(jì)數(shù)器的計(jì)數(shù)容許端ENT，完成個位對十位計(jì)數(shù)器的進(jìn)位控制QC，QA端經(jīng)過與門AND1和AND2由CO端輸出，作為六十進(jìn)制的進(jìn)位輸出脈沖信號，圖二、同步十進(jìn)制計(jì)數(shù)器74160真值表當(dāng)計(jì)數(shù)器計(jì)數(shù)狀態(tài)為59時，CO端輸出高電平，在同步級聯(lián)方式下，容許高位計(jì)數(shù)器計(jì)數(shù)。電路創(chuàng)建完成后，進(jìn)行仿真實(shí)驗(yàn)時，利用信號源庫中的1HZ方波信號作為計(jì)數(shù)器的時鐘脈沖源。圖3、秒鐘/分鐘計(jì)時電路因?yàn)槊腌娕c分鐘技術(shù)均由六十進(jìn)制遞增計(jì)數(shù)器來完成，為在構(gòu)成數(shù)字鐘系統(tǒng)時使電路得到簡化，圖虛線框內(nèi)的電路創(chuàng)建為子電路表示。具體操作過程如下:在EWB主界面內(nèi)建立如示的六十進(jìn)制計(jì)數(shù)器，閉合仿真電源開關(guān)，經(jīng)過計(jì)數(shù)器功能測試，確定計(jì)數(shù)器工作正常，選中虛線框內(nèi)所示部分電路后，再選擇電路菜單中創(chuàng)建子電路框內(nèi)添入子電路名稱分計(jì)時后，選擇在電路中置換選項(xiàng)，得到用子電路表示的六十進(jìn)制遞增計(jì)數(shù)器，即秒鐘/分鐘計(jì)時子電路，如圖4 圖4、分鐘計(jì)時子電路對話框圖5、分鐘計(jì)時電路四、24/12進(jìn)制的能實(shí)現(xiàn)遞增計(jì)數(shù)器24/12進(jìn)制的能實(shí)現(xiàn)十二四進(jìn)制的同步遞增計(jì)數(shù)器。如圖四。所示。圖中個位與十位計(jì)數(shù)器均接成十進(jìn)制計(jì)數(shù)形式，采用同步級聯(lián)復(fù)位方試。 選擇十位計(jì)數(shù)器的輸出端Qb和個位計(jì)數(shù)器 輸出端Qc通過與非門NAND2的控制兩片計(jì)數(shù)器的清零端CLR，當(dāng)計(jì)數(shù)器的輸出狀態(tài)為00100100時，立即譯碼清零，實(shí)現(xiàn)二進(jìn)制纟遞增計(jì)數(shù)器:若選擇十位二進(jìn)制的輸出端Q a與個位計(jì)數(shù)器的輸出端Qb經(jīng)與非門NAD1控制兩片計(jì)數(shù)器的清零端CLR，當(dāng)計(jì)數(shù)器的輸出狀態(tài)為00100100時，立即譯碼反饋為零，實(shí)現(xiàn)二十進(jìn)制遞增計(jì)數(shù)器，若選擇十位計(jì)數(shù)器的輸出端Qb經(jīng)與門NAND1控制兩片計(jì)數(shù)器的清零端CLR。當(dāng)計(jì)數(shù)器的輸出端狀態(tài)為00010010時，立即譯碼反饋為零，實(shí)現(xiàn)十二進(jìn)制遞增計(jì)數(shù)，敲Q，開關(guān)Q 選擇與非門NAND2輸出和NA民NAND1輸出實(shí)現(xiàn)二十四進(jìn)制遞增計(jì)數(shù)器的轉(zhuǎn)換。計(jì)數(shù)器用作數(shù)子鐘的計(jì)數(shù)器。圖6、24/12二進(jìn)制計(jì)時電路為了簡化數(shù)子電子鐘的電路，需要將圖765的24/12二進(jìn)制計(jì)數(shù)器的線框內(nèi)電路轉(zhuǎn)換為子電路，方法與上面六二進(jìn)制的分計(jì)數(shù)器一樣，用子電路表示24/12進(jìn)同步計(jì)數(shù)器如圖7。圖7、24/12計(jì)時電路五、數(shù)字電子鐘系統(tǒng)的組成利用六十進(jìn)制和24/12進(jìn)制遞增計(jì)數(shù)器子電路構(gòu)成的數(shù)字電子鐘系統(tǒng)如圖8所示，在數(shù)字電子鐘電路中，由兩個六十進(jìn)制同步遞增計(jì)數(shù)器分別構(gòu)成秒鐘計(jì)時器和分計(jì)時器，級連夠完成秒 ，分計(jì)時、由24/12進(jìn)制同步遞增計(jì)實(shí)現(xiàn)小時計(jì)數(shù)。秒、分、時計(jì)數(shù)器之間采用同步級連方式，開關(guān)Q控制小時的二十四進(jìn)制和十二進(jìn)制計(jì)數(shù)方式選擇，敲擊S和F鍵，可控制開關(guān)S和F將秒脈沖直接引入時，分計(jì)數(shù)器，實(shí)現(xiàn)時計(jì)數(shù)器和分計(jì)數(shù)器的校時。對于圖所示數(shù)字電子鐘電路，為了進(jìn)一步簡化電路，還可以利用子電路嵌套功能，將虛線框內(nèi)電路轉(zhuǎn)換為更高一級的子電路，成為子電路數(shù)字電子鐘，用嵌套子電路表示的數(shù)字電子鐘電路如圖8所示圖8、24/12進(jìn)制計(jì)數(shù)電路以上創(chuàng)建的各種子電路都已經(jīng)存入自定義元器件庫中，在其他電子系統(tǒng)設(shè)計(jì)中需要時，可以直接調(diào)用這些子電路，使系統(tǒng)的設(shè)計(jì)更方便，更快捷。訪真實(shí)驗(yàn)時，可直接選用信號源庫中的方波秒脈沖作數(shù)字鐘的秒脈沖信號，作為一個設(shè)計(jì)內(nèi)容，讀者可自行設(shè)計(jì)獨(dú)立的秒脈沖信號源，可利用555定時器組成多諧震蕩器產(chǎn)生秒鐘脈沖信號，或者采用石英晶體震蕩器經(jīng)分頻器產(chǎn)生秒脈沖，脈沖頻率更穩(wěn)定，計(jì)時誤差會更小，還可以在小時顯示的基礎(chǔ)上，增加上下午或日期顯示，整點(diǎn)報(bào)時電路以及作息時間提示電路等。